{"id":933,"date":"2015-11-12T15:42:00","date_gmt":"2015-11-12T15:42:00","guid":{"rendered":"http:\/\/coolt.ch\/notizen\/?p=933"},"modified":"2015-11-13T15:13:02","modified_gmt":"2015-11-13T15:13:02","slug":"vhdl-simulation-wait-statements","status":"publish","type":"post","link":"https:\/\/coolt.ch\/notizen\/vhdl-simulation-wait-statements\/","title":{"rendered":"VHDL Simulation: Wait statements"},"content":{"rendered":"

Neben den Assert statements<\/a> (Vergleiche) basiert die Simulation vor allem auf den richtigen Pausen.<\/p>\n

Warten bis…<\/strong>
\n–\u00a0 Zustand eintrifft \u00a0 WAIT UNTIL (s_midi = „1011);<\/span>\u00a0 wait until (clk = ‚1‘)<\/span>
\n.\u00a0 sehr wichtig f\u00fcr Koordination<\/strong> unter parallelen Prozessen<\/strong>.
\n–\u00a0 Signal wechselt \u00a0 \u00a0 wait on s_enable_datat;<\/span>
\n–\u00a0 Eines der Signale wechselt\u00a0 wait on s_note_1, s_note_2, s_note_3;<\/span>
\n.\u00a0\u00a0\u00a0\u00a0\u00a0\u00a0\u00a0\u00a0\u00a0\u00a0\u00a0\u00a0\u00a0\u00a0\u00a0\u00a0 (nicht 100% sicher, ob nur 1 Signale oder alle)
\n–\u00a0 Eine gewisse Zeit verstrichen ist wait for 10 us<\/span>\u00a0 wait for 1 * CLK_HALFPERIOD<\/span>
\n–\u00a0 Unbestimmt wait;<\/span>\u00a0 Hilft Simulation bei internen timing.
\n.\u00a0\u00a0 (Falls ein parameter noch nicht frei ist, wird gewartet.)
\n.\u00a0\u00a0 Ist z. B. sinnvoll nach read(file)<\/span>\u00a0;<\/p>\n

waits d\u00fcrfen nur in processen eingebaut werden<\/p><\/blockquote>\n

Einfluss auf den Programmfluss<\/strong>
\n–\u00a0 Wait-Statements sind sequentiell und stoppen den laufenden Prozess f\u00fcr diese Zeit
\n–\u00a0 Stoppt der Prozess, werden die davor <\/strong>zugewiesenen Signale zugewiesen<\/strong>
\n– Ein wait<\/em> aktualisert auch den Zeitstempel. Ohne waits in einem Process<\/strong>, kann nie die abgelaufene Zeit<\/strong> zum Simulieren \u00fcbergeben<\/strong> (und das Programm beendet) werden. Der Prozess h\u00e4ngt in einem endlos loop<\/em>.
\n– Ein (unbestimmtes) wait am Ende eines loop regelt selbst\u00e4ndig, wie lang das Programm warten kann, bis wieder oben begonnen werden kann. (So entfiel z.B. die Fehlermeldung: „Can’t open file. Already used.“ Sobal die Datei wieder frei war, machte die Simulation weiter.<\/p>\n

…<\/p>\n","protected":false},"excerpt":{"rendered":"

Neben den Assert statements (Vergleiche) basiert die Simulation vor allem auf den richtigen Pausen. Warten bis… –\u00a0 Zustand eintrifft \u00a0 WAIT UNTIL (s_midi = „1011);\u00a0 wait until (clk = ‚1‘) .\u00a0 sehr wichtig f\u00fcr Koordination unter parallelen Prozessen. –\u00a0 Signal wechselt \u00a0 \u00a0 wait on s_enable_datat; –\u00a0 Eines der Signale wechselt\u00a0 wait on s_note_1, s_note_2, … VHDL Simulation: Wait statements<\/span> weiterlesen<\/a><\/p>\n","protected":false},"author":1,"featured_media":0,"comment_status":"closed","ping_status":"closed","sticky":false,"template":"","format":"standard","meta":[],"categories":[60,59],"tags":[],"_links":{"self":[{"href":"https:\/\/coolt.ch\/notizen\/wp-json\/wp\/v2\/posts\/933"}],"collection":[{"href":"https:\/\/coolt.ch\/notizen\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/coolt.ch\/notizen\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/coolt.ch\/notizen\/wp-json\/wp\/v2\/users\/1"}],"replies":[{"embeddable":true,"href":"https:\/\/coolt.ch\/notizen\/wp-json\/wp\/v2\/comments?post=933"}],"version-history":[{"count":4,"href":"https:\/\/coolt.ch\/notizen\/wp-json\/wp\/v2\/posts\/933\/revisions"}],"predecessor-version":[{"id":956,"href":"https:\/\/coolt.ch\/notizen\/wp-json\/wp\/v2\/posts\/933\/revisions\/956"}],"wp:attachment":[{"href":"https:\/\/coolt.ch\/notizen\/wp-json\/wp\/v2\/media?parent=933"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/coolt.ch\/notizen\/wp-json\/wp\/v2\/categories?post=933"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/coolt.ch\/notizen\/wp-json\/wp\/v2\/tags?post=933"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}